快捷搜索:

基于无线传感器网络的低噪声放大器电路设计

某些场合的通信不能依附于任何预先架设的收集举措措施,而是必要一种能够临时快速自动组织收集的移动通信技巧。是以、传感器收集将徐徐引领人类步入“收集即传感器”的传感期间。

低噪声放大年夜器LNA ( low noise amp lifier)是射频接管前真个主要组成部分。因为位于接管前真个第一级,直接与天线相连,以是它的噪声特点将对全部系统起着抉择性感化。同时,天线接管的旌旗灯号一样平常很弱,以是低噪声放大年夜器本身必需供给足够的增益放大年夜旌旗灯号,并把有用的旌旗灯号完备地传输到下一级。

本文设计的低噪声放大年夜器,事情在2. 4 GHz频段上,采纳SM IC 0. 13μm RF CMOS工艺设计。对付射频系统,尤其是利用于无线传感器收集节点中的模块,功耗是必须首先斟酌的问题。在此根基上放大年夜器需供给足够的增益以及低噪声系数,并且满意必然的带宽、线性度以及稳定度。然则最小噪声系数与最大年夜增益是弗成能同时获得的。是以,若何在限制功耗的条件下尽可能实现输入输出功率匹配以及前进低噪声放大年夜器的噪声机能成为设计中的最大年夜寻衅。

1 低噪声放大年夜器设计

1. 1 电路布局

本文采纳的低噪声放大年夜器电路布局如图1所示。

图1 低噪声放大年夜器道理图

该低噪声放大年夜器主体电路采纳共源共栅的差散播局,因为共栅级电路的输入阻抗很小,抑制了共源级的电压增益,从而遏制了密勒效应,前进了反向隔离度,同时使输入阻抗受共源管M1、M2 栅漏间电容以及后级电路影响变小,使放大年夜器稳定性增强。

在该布局中,片内电阻R1、R2 分压孕育发生偏置电压Vbias ,经由过程Rg1、Rg2加在共源管M1、M2 栅极, 为其供给直流偏置。为了包管较低的噪声系数, Rg1、Rg2应拔取阻值较大年夜的电阻, 以隔离偏置电路中电阻R1、R2 带来的噪声。晶体管M3、M4 为共栅MOS管。

片内源极电感Ls1、Ls2以及M1、M2 栅源间附加电容Cex1、Cex2共同栅极片外电感Lg1、Lg2 , 实现低噪声放大年夜器的输入匹配。电感Ld1、Ld2分手和电容Cd1、Cd2并联,再分手与Cd3、Cd4串联, 实现低噪声放大年夜器的输出匹配。

阐发图1所示差分共源共栅放大年夜器的半电路事情状态,对付事情于饱和区的MOS管有:

为包管低噪声放大年夜器满意较小的噪声系数,放大年夜电路中的MOS管的栅长应只管即便选择最小值,本工艺最小栅长为0. 13μm,以是,共源管M1 和共栅管M3 的栅长L1、L3 皆设为0. 13μm。在此环境下,改变共源管和共栅管的栅宽W1、W3 ,可以调剂M1、M3的跨导gm1、gm3。根据共源共栅电路性子可知,改变共源管和共栅管的跨导可以改变放大年夜器的增益。本次设计采纳1. 2 V电源电压供电,为了包管必然的线性度,以及确保M1 栅源电压Vgs1大年夜于阈值电压Vth (本工艺的Vth约为430 mV) ,选择直流偏置电压Vgs1为600 mV。对付事情于饱和区的MOS管,其漏极电流Id 表示为:

本次设计要求功耗限定为8 mW, 在偏置电压Vgs1以及各工艺参数都已确定的环境下, 共源管M1和共栅管M3 的栅宽W1、W3 抉择了该放大年夜器的事情电流Id ,即抉择了放大年夜器的功耗。设计时,在包管增益的条件下, 调剂W1、W3 , 仿真获得半电路事情电流约为3 mA,即总电流约为6 mA,满意指标要求。

该低噪声放大年夜器增益节制电路采纳旌旗灯号加成模式,增益节制MOS管Mc1、Mc2由VC1节制,Mc3、Mc4由VC2节制。在半电路中,经由过程改变Vc1可以改变Mc1的通断,在Id1不变的环境下,则可以改变流过M3 电流Id3。而事情在饱和区的M3 管的跨导gm3可以表示为:

以是改变Id3可以改变gm3 , 进而实现放大年夜器增益的改变。

1. 2 输入匹配

图1所示低噪声放大年夜器输入端半电路及其小旌旗灯号等效电路如图2所示。

图2 输入端电路布局及小旌旗灯号模型

首先斟酌输入端未接入M1、M2 栅源间附加电容Cex1、Cex2时的环境。经由过程输入端电路小旌旗灯号模型阐发得放大年夜器输入阻抗为:

为了获得最小的噪声系数, 源阻抗最佳值(最佳噪声源阻抗) Zop t应满意:

此中,α为共源管跨导与其源泄电导的比值。δ为一常数,γ为一系数, 在长沟道器件中,δ的值约为1. 33,γ的值约为0. 67, 在短沟道器件中, 这两个值都邑由于短沟道效应而变大年夜。定义c为栅噪声与漏噪声相关系数, 其值一样平常为0. 395 j, 为一纯虚数,反应了栅和沟道间噪声引起的的容性耦合程度。

源级电感Ls 和栅极电感Lg 不会导致最佳噪声源阻抗的实部发生变更,而仅对电抗部分孕育发生影响。

要实现功率和噪声同时匹配,必须使输入阻抗Zin和最佳噪声源阻抗Zop t共轭匹配, 令Zin = 50 Ω,则有:

即:

式(6)中有4个方程, 4个未知数,只有一组解,即功率匹配和噪声匹配同时满意时, 功耗( Id )是确定的,弗成以优化。而在限制功耗的环境下,功率匹配和噪声匹配则弗成能同时满意。

于是在电路设计中就必要在噪声匹配和功率匹配中进行折中。下面引入M1 管栅源间附加电容Cex ,这样,输入阻抗变为:

最佳噪声阻抗Z ′ op t表示为:

这样, 为了使功率和噪声同时匹配, 令Zin =Z ′ op t*= 50Ω,获得:

式( 9)中有4个方程, 5个未知数,则可以限制任何一个参数,再优化其它参数。以是,在功耗( Id )限制的环境下, 仍旧可以进行功率噪声匹配。引入Cex后,经由过程调剂Cex ,首先可以使最佳噪声源阻抗Z ′op t实部为50Ω。

再选择Ls ,使电路满意Re [ Z′in ] = Re [ Z ′op t ] =50Ω。根据式(8) 、式(9)可以推出:

式(10)指出,拔取的Ls 的电感值在引入Cex后亦可以比没有连接Cex时有所低落。Ls 为源极负反馈电感,因为电感中的寄生电阻影响以及该电感本身的负反馈性子,低感值的电感可以做到更好的噪声系数。

着末,调剂片外电感Lg ,使谐振频率为ω0 (设计要求ω0 为2. 43 GHz) ,ω0 表示为:

因为Cadence对象的局限性,仿真S参数时无法显示Sop t曲线,噪声匹配很难做到最优。在实际设计历程中,当共源管M1、M2 宽长比以及其偏置电路都已经确准时,可以经由过程扫描Cex参数,对照最小噪声系数NFmin ,拔取其最佳值。当最小噪声系数NFmin确定后,再经由过程进一步调剂Cex ,只管即便满意功率匹配。在此历程中,必须同时关注噪声系数NF和最小噪声系数NFmin的变更,着末经由过程对照,选择折中的优化结果,确定恰当的Cex和 Ls、Lg 值。

1. 3 输出匹配

电路输出端经由过程漏极电感并联、串联电容的布局实现阻抗匹配。漏极电感的拔取对低噪声放大年夜器的机能有较大年夜影响。电感值的大年夜小直接影响放大年夜器的增益。较大年夜感值的电感可以增添LC并联谐振电路的等效阻抗,从而带来更高的电压增益。然则大年夜电感的自谐振频率较低,而射频电路要求的事情频率却很高。同时, 大年夜电感也会占用更大年夜的芯片面积,引入较大年夜的噪声。而且,当电感值过大年夜使放大年夜器输出阻抗实部跨越50Ω时,必需经由过程在输出端并联电感或增添源极跟随器等缓冲电路的措施才能将输出阻抗匹配到50Ω。假如直接并联电感,则会使输出端直流短路,要办理这个问题,则必须串联一个大年夜电容后再将此电感并入电路,对付整体设计来说,引入了更多的无源元件,一方面大年夜大年夜影响了电路机能,另一方面也占用了更多面积。而增添一级缓冲电路,则会增添放大年夜器的额外功耗。对付无线传感器收集节点中的模块,这两种措施都弗成行。是以,详细设计时,需拔取恰当的电感,既能包管应有的增益,又可以使输出阻抗实部在 50Ω相近。

因为该电路布局具有较高的隔离度,输出端阻抗的调剂对输入端影响不大年夜,可以在输出端零丁进行匹配。详细设计历程中,可以首先在输出端只连接漏极电感Ld ,经由过程仿真其S22参数,仿真其对应频率2. 43GHz下的输出阻抗。然后对比Smith圆图,先并联电容将输出阻抗实部调剂到50Ω,再经由过程串联电容,将输出阻抗虚部调剂到0。这样,着末可以将输出阻抗匹配到50Ω,实现输出端功率匹配。

2 低噪声放大年夜器的疆土及后仿真结果

本次设计的低噪声放大年夜器疆土如图3所示,芯片面积约为: 735μm ×780μm。由于电路为对称布局,以是在疆土的绘制上也需留意对称性,这样有利于前进电路机能。芯片左侧为SGS焊盘,用来接入差分输入旌旗灯号。芯片右侧为SGS焊盘,用来接差分输出旌旗灯号。芯片高低端各为三针直流焊盘,用来供给增益节制旌旗灯号Vc1、Vc2 ,对称的电源Vdd以及对称的地Gnd。在焊盘组间闲暇处,增添了电源Vdd到地Gnd的滤波电容组滤除电源Vdd上的纹波,旁路外界滋扰,这种布局可以在最大年夜使用疆土面积的同时进一步前进了电路机能。

图3 低噪声放大年夜器疆土

在Cadence Spectre仿真情况下对电路的S 参数,噪声系数NF以及稳定性系数KF进行了后仿真,后仿真在TT工艺角,温度为27 ℃环境下进行。

电路在1. 2 V电源电压下事情电流约为6. 0 mA。

S11后仿真结果如图4 所示,高增益时S11约为- 29. 8 dB,中增益时S11约为- 17. 7 dB,低增益时S11约为- 16. 3 dB。三种环境下S11均满意小于- 10 dB,输入匹配优越。

图4 S11仿真结果

S21后仿真结果如图5 所示,高增益时S21约为21. 2 dB,中增益时S21约为11.0 dB,低增益时S11约为2. 8 dB。基础满意设计指标中的高增益20 dB,中增益10 dB,低增益0 dB要求。

图5 S21仿真结果

S22后仿真结果如图6 所示,高增益时S22约为- 20. 7 dB,中增益时S22约为- 10 dB,低增益时S22约为- 10 dB。三种环境下S22均满意小于- 10 dB,输出匹配优越。

图6 S22仿真结果

噪声系数如图7所示。在2. 43 GHz上,后仿真噪声系数NF约为0. 49 dB,与最小噪声系数NFmin后仿真结果0. 46 dB对照靠近,噪声匹配优越。

图7 噪声系数NF仿真结果

输入1 dB压缩点如图8所示,在高增益下约为- 20. 2 dBm,根据1 dB压缩点与IIP3的关系,可以推出,该放大年夜器IIP3约为- 10. 6 dBm。

图8 低噪声放大年夜器输出1 dB压缩点仿真结果

其它后仿真结果:反向隔离度S12在三种增益状态下均小于- 45 dB;稳定度KF约为6. 2,其值弘远年夜于1,放大年夜器绝对稳定。

3 总结

本次设计的低噪声放大年夜器芯片在限制功耗的根基上,包管了较高的增益,同时进行了输入匹配的优化,实现了给定功耗前提下的功率和噪声同时匹配。

该低噪声放大年夜器在最高增益为21 dB时噪声系数约为0. 5 dB,并且经由过程放大年夜器S11、S22参数反映出其输入输出阻抗功率匹配机能优越。放大年夜器增益节制电路满意设计要求。综上所述,该低噪声放大年夜器机能精良,实现后有望利用于无线传感网射频收发芯片中。

滥觞;电子工程网

您可能还会对下面的文章感兴趣: